ARQUITETURA DE COMPUTADORES

João Vitor da Silva Nogueira
Júlia Scatambuloo Grecco
Karen Arruda de Rosa
Lucas Ruiz Calve

1. Arquitetura de von Neumann

A CPU reúne três elementos básicos no modelo estudado:

- **Unidade de Controle:** coordena a execução das instruções.
- **ULA (Unidade Lógica e Aritmética):** realiza operações aritméticas e lógicas, como soma, subtração, comparação e operações booleanas.
- **Registradores:** guardam temporariamente valores que precisam ser usados com muita rapidez.

Além da CPU, o computador precisa de **memória** e de **dispositivos de entrada e saída**. A memória armazena dados e instruções, enquanto a entrada e saída permite a comunicação com dispositivos externos, como teclado, tela, disco e outros periféricos


Memória
Barramentos
Processador
Instruções
E
Dados
Barramento de Endereço
Barramento de
Instruções e dados
Barramento de Controle
Unidade de
Controle
Registradores
ULA

2. Tecnologias de barramento

Barramentos e interconexões são meios de comunicação entre partes do computador. No modelo tradicional, costuma-se falar em barramento de dados, barramento de endereços e barramento de controle

Dados

Transportam os valores que estão sendo lidos ou escritos.

Endereços

Identificam onde uma operação de memória ou E/S deve ocorrer.

Controle

Indicam o tipo e o momento das operações, como leitura e escrita.

3. Tecnologias de barramento

Em interfaces modernas, a comunicação muitas vezes deixa de parecer um conjunto simples de barramentos paralelos e passa a usar enlaces seriais, protocolos e mensagens.

- **PCI Express:** utiliza enlaces seriais ponto a ponto e é comum na ligação de componentes de alto desempenho.
- **USB:** é usado principalmente para periféricos.
- **SATA:** é uma interface de armazenamento.

4. Chipset, gargalos e Plug and Play

Chipset

Participa da coordenação das conexões da placa-mãe. Muitas funções históricas passaram a ser integradas à CPU.

Gargalo

Pode surgir por baixa largura de banda, alta latência ou disputa por um mesmo enlace.

Plug and Play

Ajuda o sistema operacional e os drivers a identificar e configurar dispositivos.


Importante: Plug and Play facilita a configuração, mas não garante compatibilidade entre todos os componentes.

5. Hierarquia de memória

- A hierarquia de memória existe porque não é possível ter toda a memória do computador ao mesmo tempo com a velocidade e o custo de uma memória extremamente rápida. Por isso, o sistema combina vários níveis.

- Quanto mais perto da CPU, a memória tende a ser menor, mais rápida e mais cara por bit. Quanto mais distante, tende a ser maior, mais lenta e mais barata por bit.

- **Registradores:** memória fica diretamente dentro da CPU (mais rápida);
- **Cache:** é responsável por armazenar informações que são utilizadas com frequência pelo processador;
- **Memória primária (RAM);**
- **Memória Secundária (HD, SSD).**



6. Principais registradores

Registradores são pequenas áreas de armazenamento dentro do processador. Como ficam muito próximas da lógica de execução, permitem acesso rápido e são usados durante o processamento das instruções

PC

Próxima instrução

IR

Instrução em processamento

MAR

Endereço da operação de memória

MDR / MBR

Conteúdo transferido

SP

Topo da pilha

Flags

Estado: zero, sinal, overflow

7. Interfaces entre CPU, memória e E/S

Controladores

Fazem a ponte entre CPU, memória e periféricos, adaptando sinais, protocolos e velocidades.

Drivers

Software usado pelo sistema operacional para controlar dispositivos.

E/S mapeada em memória

Registradores do dispositivo ocupam endereços do espaço de memória.

E/S isolada

Possui espaço específico para operações de entrada e saída.

Ideia principal

A interface organiza como CPU e dispositivos trocam informações.

8. Polling, interrupção e DMA

Polling

A CPU verifica repetidamente o estado do dispositivo. É simples, mas pode consumir processamento.

Interrupção

O dispositivo avisa a CPU quando ocorre um evento. A CPU executa a rotina de atendimento.

DMA


Um controlador transfere dados entre dispositivo e memória sem exigir cópia unidade por unidade pela CPU.

Polling → CPU pergunta

Interrupção → dispositivo avisa

DMA → controlador transfere

9. Ciclo de instrução




Atenção: ciclo de instrução ≠ ciclo de clock. Uma instrução pode ocupar vários ciclos de clock.


10. Pipeline de instruções

- Pipeline divide a execução em etapas e permite que diferentes instruções ocupem etapas diferentes ao mesmo tempo. A ideia é aumentar a quantidade de instruções concluídas por unidade de tempo.

- Um modelo didático bastante usado possui cinco etapas: busca (fetch), decodificação/leitura de registradores, execução, acesso à memória e escrita do resultado.


S1
Unidade de busca de instrução
S2
Unidade de decodificação de instrução
S3
Unidade de busca de operando
S4
Unidade de execução de instrução
S5
Unidade de gravação

(a)


S1:
S2:
S3:
S4:
S5:
1 2 3 4 5 6 7 8 9
1 2 3 4 5 6 7 8
1 2 3 4 5 6 7
1 2 3 4 5 6
1 2 3 4 5
...
1 2 3 4 5 6 7 8 9
Tempo

(b)

11. Hazards (conflitos) do pipeline

Estrutural

Duas instruções disputam o mesmo recurso do processador.

De dados

Uma instrução depende de um resultado que ainda não está disponível.

De controle

Um desvio torna incerta a próxima instrução do fluxo.

12. CISC × RISC

CISC

- Instruções mais complexas
- Mais variedade de formatos e modos de endereçamento
- Algumas instruções podem acessar operandos na memória

Exemplo tradicional: x86

RISC

- Operações mais regulares
- Forte uso de registradores
- Modelo load/store

Exemplos: Arm e RISC-V

13. Discos magnéticos (HDD)

HDD (Hard Disk Drive) é um armazenamento não volátil baseado em magnetização. Seus principais elementos mecânicos são os pratos giratórios e as cabeças de leitura e escrita, movimentadas por um atuador

Pratos


Superfícies giratórias onde os dados são registrados por magnetização.

Cabeças de leitura/escrita

Movem-se até a região desejada para ler ou gravar os dados.

Atuador

Mecanismo responsável pelo movimento das cabeças.


Cabeçote de
Leitura/gravação
Disco
Braço de
Posicionamento
Do cabeçote
Sentido
rotacional
Trilhas divididas
em
setores

14. Desempenho do HDD

O desempenho de um HDD não depende apenas da velocidade da interface. Como existem componentes mecânicos, diferentes partes do acesso podem consumir tempo.

Seek

Mover a cabeça até a trilha

Latência rotacional

Esperar o setor chegar

Transferência

Mover os dados

Tempo de resposta

Pode incluir fila + processamento

15. RAID 0 e RAID 1

RAID 0 — Striping

Os dados são distribuídos entre os discos.

→ favorece o paralelismo
→ não possui redundância
→ falha de um membro pode comprometer o volume

RAID 1 — Espelhamento


Os dados são mantidos em cópias.

→ oferece redundância
→ pode continuar com uma cópia íntegra
→ não deve ser confundido com backup

Palavras-chave: RAID 0 = distribuir. RAID 1 = copiar.


RAID 0

striping



RAID 1

mirroring



16. RAID 2 e RAID 3

RAID 2


- Distribuição em nível de bits
- Utiliza códigos de correção
- Tradicionalmente associado a Hamming
- Hoje tem pouca utilização


RAID 3

- Distribuição em nível de bytes
- Paridade em disco dedicado
- Tolera a falha de um membro
- Hoje tem pouca utilização

Importante: RAID com redundância aumenta disponibilidade, mas não substitui backup.

RAID 2


A1
B1
C1
D1
A2
B2
C2
D2
A3
B3
C3
D3
A4
B4
C4
D4
Ap1
Bp1
Cp1
Dp1
Ap2
Bp2
Cp2
Dp2
Ap3
Bp3
Cp3
Dp3
Disk 0
Disk 1
Disk 2
Disk 3
Disk 4
Disk 5
Disk 6


RAID 3
A1
A4
B1
B4
A2
A5
B2
B5
A3
A6
B3
B6
Ap(1-3)
Ap(4-6)
Bp(1-3)
Bp(4-6)
Disk 0
Disk 1
Disk 2
Disk 3

17. RAID 4 e RAID 5

RAID 4

Dados distribuídos em blocos. A paridade fica concentrada em um único disco.

→ esse disco pode virar gargalo nas escritas.


RAID 5


Dados e paridade são distribuídos entre os membros.

→ reduz a concentração de escritas de paridade
→ tolera a falha de um disco.

RAID 4 → paridade dedicada

RAID 5 → paridade distribuída


RAID 4
A1
B1
C1
D1
A2
B2
C2
D2
A3
B3
C3
D3
Ap
Bp
Cp
Dp
Disk 0
Disk 1
Disk 2
Disk 3


RAID 5
Striping with parity across drives
Block 1a
Block 2a
Block 3a
Parity b4
Block 1b
Block 2b
Parity b3
Block 4a
Block 1c
Parity b2
Block 3b
Block 4b
Parity b1
Block 2c
Block 3c
Parity 4c
Disk 0
Disk 1
Disk 2
Disk 3

18. RAID 10

Primeiro: espelhamento

Cria pares de discos com cópias dos mesmos dados (ideia do RAID 1).

Depois: distribuição


Distribui as operações entre esses pares (ideia do RAID 0).

Configuração convencional

Pelo menos 4 discos e metade da capacidade usada em espelhos duplos.

Pode suportar várias falhas, desde que nenhum espelho perca todas as suas cópias.

RAID 1+0


RAID 0
RAID 1
RAID 1
A1
A3
A5
A7
A1
A3
A5
A7
A2
A4
A6
A8
A2
A4
A6
A8
Disk 0
Disk 1
Disk 2
Disk 3

19. SSD: SATA, PCIe, NVMe e M.2

SSD é um armazenamento não volátil geralmente baseado em memória flash NAND. Como não possui partes móveis, não precisa esperar a movimentação de uma cabeça ou a rotação de pratos

SATA

Interface tradicional de armazenamento.

PCIe

Interconexão de alta velocidade usada por vários componentes, inclusive SSDs.

NVMe

Protocolo usado para comunicação com SSDs por PCIe.

M.2

Formato físico do dispositivo. Não define sozinho o protocolo.

20. DAS — Direct Attached Storage

DAS é um armazenamento ligado diretamente ao computador ou servidor que o utiliza, sem uma rede de armazenamento intermediária

Ligação direta

Conectado diretamente ao computador ou servidor que o utiliza, sem uma rede de armazenamento intermediária.

Pode ser interno ou externo

Ex.: HDD SATA interno ou SSD/HDD externo conectado por USB ou SAS.

Administração

O hospedeiro administra volumes e sistemas de arquivos.

21. NAS — Network Attached Storage

NAS é um sistema conectado à rede que oferece principalmente acesso a arquivos. Ele é pensado para que vários clientes possam acessar documentos e pastas

Acesso a arquivos

O NAS fornece pastas e documentos pela rede e administra o sistema de arquivos.

Protocolos

SMB e NFS são exemplos comuns para acesso aos arquivos.

Gerenciamento

Usuários, permissões e compartilhamento são administrados pelo NAS.

Desempenho depende de discos + controladora + rede + acessos simultâneos.

22. SAN — Storage Area Network

SAN é uma rede dedicada à comunicação entre servidores e sistemas de armazenamento. Em muitos cenários, ela fornece volumes em blocos

O que é?

Rede voltada à comunicação entre servidores e sistemas de armazenamento.

Como o servidor vê?

Normalmente recebe volumes em blocos e os utiliza como dispositivos lógicos.

Tecnologias

Fibre Channel e iSCSI são tecnologias comuns.

Questões

Questão 1

Na análise de desempenho de processadores, o paralelismo em nível de instrução (ILP) via *pipelining* busca otimizar a vazão (*throughput*) de execução. No entanto, a presença de *hazards* (conflitos) exige mecanismos de tratamento específicos pela microarquitetura. Avalie as afirmativas a seguir sobre a relação entre a arquitetura do conjunto de instruções (ISA) e o comportamento do *pipeline*:

I. O modelo *load/store*, característico de arquiteturas predominantemente RISC, simplifica o projeto dos estágios do *pipeline*, pois restringe as operações aritméticas e lógicas aos registradores internos, isolando os acessos à memória em instruções específicas.

II. O uso da técnica de *forwarding* (ou encaminhamento) é uma solução voltada para solucionar *hazards* de controle causados por desvios condicionais imprevistos, evitando o descarte do trabalho especulativo.

III. Arquiteturas CISC com instruções de múltiplos ciclos e formatos variáveis enfrentam maior complexidade no projeto de *pipelines*, motivo pelo qual muitos processadores CISC modernos traduzem instruções complexas em operações internas mais simples e regulares (micro-operações).

IV. O ganho de desempenho obtido pelo uso de um *pipeline* de 5 estágios reflete-se primariamente na redução drástica da latência individual de cada instrução isolada.

É correto o que se afirma em:

(A) I e III, apenas.

(B) I e II, apenas.

(C) II e IV, apenas.

(D) I, III e IV, apenas.

(E) I, II, III e IV.

GABARITO COMENTADO — ALTERNATIVA CORRETA: (A)

Item I (Correto): O modelo load/store garante que a ULA opere apenas sobre registradores, padronizando a latência dos estágios.

Item III (Correto): CPUs CISC modernas (ex: x86) traduzem instruções complexas em micro-operações (μops) regulares para manter o fluxo contínuo do pipeline.

Análise dos Incorretos: O item II é falso porque *forwarding* resolve hazards de *dados* (não de controle/desvio). O item IV é falso porque o pipeline aumenta o *throughput* (vazão), mas não reduz a *latência* individual da instrução.

Questão 2

Durante o ciclo de busca (*fetch*) e execução de uma instrução de desvio condicional em linguagem de máquina (ex: `JZ target` — desvia para target se a flag *Zero* estiver ativa), a CPU coordena o fluxo entre seus registradores internos. Avalie as afirmativas a seguir:

I. Na etapa de busca, a CPU copia o valor do *Program Counter* (PC) para o *Memory Address Register* (MAR) a fim de indicar ao barramento de endereços a posição de memória a ser lida.

II. O resultado da instrução em processamento permanece retido dentro do *Instruction Register* (IR), registrador encarregado de armazenar também as *flags* de estado como *Zero*, *Overflow* e *Carry*.

III. O *Memory Data Register* (MDR) armazena temporariamente a instrução ou dado lido da memória antes de seu encaminhamento interno para os registradores da CPU.

IV. Se a condição do desvio for satisfeita, o endereço de destino (target) é carregado no *Program Counter* (PC), alterando a sequência normal de execução.

É correto o que se afirma em:

(A) I e II, apenas.

(B) III e IV, apenas.

(C) I, III e IV, apenas.

(D) II, III e IV, apenas.

(E) I, II, III e IV.

GABARITO COMENTADO — ALTERNATIVA CORRETA: (C)

Itens I, III e IV (Corretos): O PC indica o endereço ao MAR no fetch; o MDR guarda o conteúdo trafegado no barramento; e a atualização do PC com o endereço target efetiva o desvio de fluxo.

Item II (Incorreto): O IR armazena apenas o código da instrução atual. As *flags* de estado (Zero, Overflow) ficam no Registrador de Estado/Flags (EFLAGS ou PSW).

Questão 3

Um sistema de vídeo lê constantemente grandes blocos de dados (vídeo 4K) do disco para a memória RAM, enquanto simultaneamente recebe comandos curtos e imprevisíveis de um teclado. Considerando o uso adequado dos mecanismos de E/S, avalie as asserções a seguir:

I. A transferência dos blocos de dados do disco para a RAM deve ser realizada por um controlador de DMA (*Direct Memory Access*), enquanto as entradas do teclado devem utilizar o mecanismo de interrupção.

PORQUE

II. O DMA permite a transferência massiva de dados diretamente entre o periférico e a memória sem a intervenção da CPU instrução por instrução, enquanto as interrupções tratam eventos imprevisíveis de baixa frequência evitando o desperdício de ciclos em *polling* (espera ocupada).

A respeito dessas asserções, assinale a opção correta:

(A) As asserções I e II são proposições verdadeiras, e a II é uma justificativa correta da I.

(B) As asserções I e II são proposições verdadeiras, mas a II não é uma justificativa correta da I.

(C) A asserção I é uma proposição verdadeira, e a II é uma proposição falsa.

(D) A asserção I é uma proposição falsa, e a II é uma proposição verdadeira.

(E) As asserções I e II são proposições falsas.

GABARITO COMENTADO — ALTERNATIVA CORRETA: (A)

Justificativa: Ambas são verdadeiras e a II justifica a I. O DMA é desenhado para transferências contínuas de alto volume sem ocupar a ULA. A interrupção é ideal para eventos lentos/assíncronos (teclado), pois não gasta ciclos da CPU verificando o estado do periférico repetidamente como no *polling*.

Obrigado!